RFC / Brainstorm: Externer SCL-Takt für den Programmspeicher / External SCL Clock for Program Memory
DE: Was wäre, wenn die SCL-Leitung zwischen C-Control 1.1 und externem I²C-EEPROM gezielt angehalten oder extern getaktet würde? Da der Interpreter den Programmcode fortlaufend aus dem EEPROM liest, könnte dessen Ausführung direkt über den SCL-Takt beeinflusst werden. Mögliche Anwendungen: Hardware-Single-Step, Hardware-Debugger sowie zeitkohärente Programmausführung mehrerer Systeme mit gemeinsamer 32,768-kHz-Referenz.
EN: What if the SCL line between the C-Control 1.1 and its external I²C EEPROM were deliberately paused or driven by an external clock? Since the interpreter continuously fetches program code from the EEPROM, execution might be controlled directly by the SCL clock. Possible applications include hardware single-stepping, hardware debugging, and time-coherent execution of multiple systems using a shared 32.768 kHz reference.
Kommentare, Einwände oder ähnliche Experimente? / Comments, objections, or similar experiments?
|
